MC14049UB (3) VIEW

Semiconductor Components Industries, LLC, 2000

March, 2000 – Rev. 3

Publication Order Number:

MC14049UB/D

MC14049UB

Hex Buffers

The MC14049UB hex inverter/buffer is constructed with MOS

P–channel and N–channel enhancement mode devices in a single

monolithic structure. This complementary MOS device finds primary

use where low power dissipation and/or high noise immunity is

desired. This device provides logic–level conversion using only one

supply voltage, V

. The input–signal high level (V

) can exceed the

supply voltage for logic–level conversions. Two TTL/DTL

Loads can be driven when the device is used as CMOS–to–TTL/DTL

converters (V

= 5.0 V, V

v 0.4 V, I

≥

3.2 mA). Note that pins

13 and 16 are not connected internally on this device; consequently

connections to these terminals will not affect circuit operation.

•

High Source and Sink Currents

•

High–to–Low Level Converter

•

Supply Voltage Range = 3.0 V to 18 V

•

Meets JEDEC UB Specifications

•

can exceed V

•

Improved ESD Protection on All Inputs

MAXIMUM RATINGS

(Voltages Referenced to V

) (Note 2.)

Symbol

Parameter

Value

Unit

DC Supply Voltage Range

– 0.5 to +18.0

Input Voltage Range

(DC or Transient)

– 0.5 to +18.0

out

Output Voltage Range

(DC or Transient)

– 0.5 to V

+0.5

Input Current

(DC or Transient) per Pin

out

Output Current

(DC or Transient) per Pin

+45

Power Dissipation,

per Package (Note 3.)

Plastic

SOIC

825

740

Ambient Temperature Range

– 55 to +125

stg

Storage Temperature Range

– 65 to +150

Lead Temperature

(8–Second Soldering)

260

2. Maximum Ratings are those values beyond which damage to the device

may occur.

3. Temperature Derating:

All Packages: See Figure 4.

This device contains circuitry to protect the inputs against damage due to high

static voltages or electric fields referenced to the V

pin, only. Extra precautions

must be taken to avoid applications of any voltage higher than the maximum rated

voltages to this high–impedance circuit. For proper operation, the ranges V

18 V and V

out

are recommended.

Unused inputs must always be tied to an appropriate logic voltage level (e.g.,

either V

or V

). Unused outputs must be left open.

http://onsemi.com

= Assembly Location

WL or L

= Wafer Lot

YY or Y

= Year

WW or W = Work Week

Device

Package

Shipping

ORDERING INFORMATION

MC14049UBCP

PDIP–16

2000/Box

MC14049UBD

SOIC–16

2400/Box

MC14049UBDR2

SOIC–16

2500/Tape & Reel

1. For ordering information on the EIAJ version of

the SOIC packages, please contact your local

ON Semiconductor representative.

MARKING

DIAGRAMS

PDIP–16

P SUFFIX

CASE 648

MC14049UBCP

AWLYYWW

SOIC–16

D SUFFIX

CASE 751B

14049U

AWLYWW

SOEIAJ–16

F SUFFIX

CASE 966

MC14049U

AWLYWW

MC14049UBDT

TSSOP–16

96/Rail

MC14049UBDTR2 TSSOP–16 2500/Tape & Reel

MC14049UBF

SOEIAJ–16

See Note 1.

MC14049UBFEL

SOEIAJ–16

See Note 1.

TSSOP–16

DT SUFFIX

CASE 948F

049U

ALYW

MC14049UB

http://onsemi.com

PIN ASSIGNMENT

OUT

NC = NO CONNECTION

LOGIC DIAGRAM

MC14049UB

NC = PIN 13, 16

= PIN 8

= PIN 1

CIRCUIT SCHEMATIC

(1/6 OF CIRCUIT SHOWN)

MC14049UB

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ELECTRICAL CHARACTERISTICS

(Voltages Referenced to V

)

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎ

ÎÎÎÎÎ

– 55

ÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎ

125

ÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

Characteristic

ÎÎÎÎ

Symbol

ÎÎÎ

Vdc

ÎÎÎ

Min

ÎÎÎ

Max

ÎÎÎÎ

Min

ÎÎÎ

Typ

(4.)

ÎÎÎÎ

Max

ÎÎÎ

Min

ÎÎÎ

Max

ÎÎÎ

Unit

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

Output Voltage

“0” Level

= V

or 0

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

—

ÎÎÎ

0.05

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

0.05

ÎÎÎ

—

ÎÎÎ

0.05

ÎÎÎ

Vdc

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

“1” Level

= 0 or V

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

4.95

9.95

14.95

ÎÎÎ

—

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

4.95

9.95

14.95

ÎÎÎ

5.0

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

4.95

9.95

14.95

ÎÎÎ

—

ÎÎÎ

Vdc

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

Input Voltage

“0” Level

= 4.5 Vdc)

= 9.0 Vdc)

= 13.5 Vdc)

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

—

ÎÎÎ

1.0

2.0

2.5

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

2.25

4.50

6.75

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

1.0

2.0

2.5

ÎÎÎ

—

ÎÎÎ

1.0

2.0

2.5

ÎÎÎ

Vdc

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

“1” Level

= 0.5 Vdc)

= 1.0 Vdc)

= 1.5 Vdc)

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

4.0

8.0

12.5

ÎÎÎ

—

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

4.0

8.0

12.5

ÎÎÎ

2.75

5.50

8.25

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

4.0

8.0

12.5

ÎÎÎ

—

ÎÎÎ

Vdc

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

Output Drive Current

= 2.5 Vdc)

Source

= 9.5 Vdc)

= 13.5 Vdc)

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

– 1.6

– 4.7

ÎÎÎ

—

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

– 1.25

– 1.3

– 3.75

ÎÎÎ

– 2.5

– 2.6

– 10

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

– 1.0

– 3.0

ÎÎÎ

—

ÎÎÎ

mAdc

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

= 0.4 Vdc)

Sink

= 0.5 Vdc)

= 1.5 Vdc)

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

3.75

ÎÎÎ

—

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

3.2

8.0

ÎÎÎ

6.0

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

2.6

6.6

ÎÎÎ

—

ÎÎÎ

mAdc

ÎÎÎÎÎÎÎÎÎÎ

Input Current

ÎÎÎÎ

ÎÎÎ

—

ÎÎÎ

0.1

ÎÎÎÎ

—

ÎÎÎ

0.00001

ÎÎÎÎ

0.1

ÎÎÎ

—

ÎÎÎ

1.0

ÎÎÎ

Adc

ÎÎÎÎÎÎÎÎÎÎ

Input Capacitance (V

= 0)

ÎÎÎÎ

ÎÎÎ

—

ÎÎÎ

—

ÎÎÎ

—

ÎÎÎÎ

—

ÎÎÎ

ÎÎÎÎ

ÎÎÎ

—

ÎÎÎ

—

ÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

Quiescent Current

(Per Package)

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎ

—

ÎÎÎ

1.0

2.0

4.0

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

—

ÎÎÎ

0.002

0.004

0.006

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

1.0

2.0

4.0

ÎÎÎ

—

ÎÎÎ

120

ÎÎÎ

Adc

ÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎ

Total Supply Current

(5.) (6.)

(Dynamic plus Quiescent,

Per Package)

= 50 pF on all outputs, all

buffers switching)

ÎÎÎÎ

ÎÎ

ÎÎÎÎ

ÎÎÎ

5.0

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

= (1.8

A/kHz) f + I

= (3.5

A/kHz) f + I

= (5.3

A/kHz) f + I

ÎÎÎ

Adc

4. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.

5. The formulas given are for the typica